CDN加速镜像 | 设为首页 | 加入收藏夹
当前位置: 首页 源码下载 嵌入式/单片机编程

资源列表

« 1 2 ... .02 .03 .04 .05 .06 32707.08 .09 .10 .11 .12 ... 33646 »
  1. sram_verilog

    1下载:
  2. verilog 源代码,非常简单的一种SRAM的可综合的写法,适合新手学习之用。-verilog source code,simply implementation of SRAM with synthesisable coding-sytle, special for the beginners.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-27
    • 文件大小:1019
    • 提供者:李海华
  1. SMY01-02

    1下载:
  2. SMY01 02信号发生器使用手册说明,对于开发人员来说很有好的
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-10
    • 文件大小:2396477
    • 提供者:吴树登
  1. TSMC130

    1下载:
  2. 本文档提供重要信息,并通知有关此版本的PDK的。谁想要或计划使用的PDK的用户,应先阅读整份文件。-This document gives important information and notice regarding this release of PDK. Users who want or plan to use this PDK should read the entire document first.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-28
    • 文件大小:11297192
    • 提供者:pong hk
  1. new_bord_TX_10bitX2_2_5G

    1下载:
  2. Xilinx VirtexII-pro 的开发板工程文件,它是在ISE开发环境中实现的。连接有RAM、串口、LED灯、Camera-link接口等,实现的从工业相机到光缆的转换。-xilinx virtex2-pro project,camera-link
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-14
    • 文件大小:3674743
    • 提供者:姓名
  1. Uart

    1下载:
  2. fpga verilog语言,写的串口通讯,经测试完全没有问题-fpga verilog uart communication
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-10
    • 文件大小:1988650
    • 提供者:孙祥龙
  1. spi-uart

    1下载:
  2. 这个程序是C8051F30x设备通过 spi 通讯然后从串口发送的例程 具有 spi 跟串口的初始化操作-This program sets up the GPIO pins on the C8051F30x device for the correct functionality, then uses the SPI_Transfer function to send and receiveinformation through the SPI pins. As information
  3. 所属分类:VHDL编程

    • 发布日期:2012-11-17
    • 文件大小:11487
    • 提供者:
  1. AssignmentP7

    1下载:
  2. 1. Design a VHDL model for a 4-bit up-and-down synchronous binary counter with carry and borrow signs using FSM. Verification of this design is especially appreciated.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-16
    • 文件大小:205993
    • 提供者:魏攸
  1. AssignmentP6

    1下载:
  2. 1. For the VHDL model given below (Code List One), compare the FIFOs implementations on CPLD and FPGA. (1) Synthesize and verify (simulate) the VHDL design of the FIFOs (2) For CPLD implementation (fit) of the FIFOs, how many MCs (macrocells)
  3. 所属分类:VHDL编程

    • 发布日期:2015-12-10
    • 文件大小:115895
    • 提供者:魏攸
  1. max1301-driving-of-verilog

    1下载:
  2. 这个程序是在quartus的开发环境下,用verilog 语言写的max1301的驱动和控制程序,希望对你们有用。-This program is in quartus development environment, using verilog language written max1301 driver and control program, you want to be useful.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-31
    • 文件大小:4878
    • 提供者:xuzhengan
  1. 32bit-RISC-CPU-IP

    1下载:
  2. 使用Verilog语言实现的RISC精简指令集CPU IP核,该CPU具有32位数据宽度,5级流水线结构和指令预判和中断处理功能,适合Verilog语言深入学习者参考。-Using the Verilog language implementation of RISC Reduced Instruction Set CPU IP cores, the CPU has a 32-bit data width, 5-stage pipeline structure and instruction p
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-15
    • 文件大小:33308
    • 提供者:张秋光
  1. dvi_encoder_decoder_for---fpga

    1下载:
  2. dvi encoder and decoder in VHDL for FGPA developer.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-04
    • 文件大小:155867
    • 提供者:Tran Thanh
  1. midi_xe2

    1下载:
  2. midi格式的音乐芯片的模块代码 verilog编写 可播放midi格式音乐-midi format music chip module verilog code to write music, play midi format
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-30
    • 文件大小:14663
    • 提供者:gl
« 1 2 ... .02 .03 .04 .05 .06 32707.08 .09 .10 .11 .12 ... 33646 »
搜珍网 www.dssz.com