资源列表
DW_apb_wdt
- verilog实现watch dog，可直接用于芯片开发中。-erilog realization watchdog, can be directly used for chip development.
FloatALU
- 用Verilog HDL实现的IEEE754浮点数加减乘除法器-float number alu
FPGA-2048
- 一开始方格内会随机出现2这个小数字，每次可以选择上下左右其中一个方向去滑动，每滑动一次，所有的数字方块都会往滑动的方向靠拢外，系统也会在空白的地方乱数出现一个数字2或4方块，出现2的概率是出现4的概率的3倍，相同数字的方块在靠拢、相撞时会相加。系统给予的数字方块不是2就是4，玩家要想办法在这小小的16格范围中凑出“2048”这个数字方块。断的叠加最终拼凑出2048这个数字就算成功通关。当所有16格数字已满，无法叠加，且没有出现2048这个数字则算游戏失败。-Will randomly appea
DS28E01_final
- 基于SHA-1算法和DS28E01加密芯片的FPGA系统设计，该上传文件为整个设计的系统文件。Quarter软件编程的Verilog程序，包含仿真调试界面。-Design of FPGA system based on SHA-1 algorithm and DS28E01 encryption chip。
Privite_rom_32_20160519
- xilinxＦＰＧＡROM32*1原语的使用，vivado工程，含有仿真测试文件Testbench,添加地址寄存器，能够按址寻找你所存储的数据，仿真一目了然，对初学者甚好,verilog语言实现该功能。-xilinxFPGAROM32* 1 primitive use, vivado engineering, simulation test file containing Testbench, add an address register, Anzhi can find the data yo
TECOM
- fpga vhdl 永磁同步电机直接转矩控制转矩的计算-fpga vhdl pmsm te
Tetris_Zedboard
- 俄罗斯方块 ”FPGA实现本项目主要在FPGA上实现了一个经典小游戏“俄罗斯方块”。本项目基本解决方案是，使用Xilinx Zynq系列开发板ZedBoard作为平台，实现主控模块，通过VGA接口来控制屏幕进行显示。-New Tetris
HDLC_FPGA
- HDLC接口协议的FPGA实现,使用Verilog hdl-FPGA HDLC interface protocol implementation using Verilog hdl
ads7883
- FPGA中用Verilog HDL语言读取串行ads7883数据-FPGA using Verilog HDL language to read the serial data ads7883
can-sja1000
- CAN总线开发代码，FPGA与sja1000通信，可实现CAN的接收和发送。-The FPGA and the sja1000 CAN bus development code, communication, which CAN realize the CAN send and receive.
yuandengke
- 袁登科的永磁同步电机一书书，里面的全部源代码，-yuandengke pmsm of book matalb
DHT11_verilog
- 基于FPGA的DHT11使用代码，本人已经调试过，可用。-FPGA-based DHT11 use the code, I have debugged and available.