资源列表
jpeg_mpeg_264_src
- 最完整的jpeg/mpeg4/h.264 verilog hdl 源码集合-The most complete collection of jpeg/mpeg4/h.264 verilog hdl source
MIPSCPU
- 用verilog描述语言实现的MIPS32位单周期CPU。-Verilog descr iption language with the MIPS32-bit CPU.
Spartan-6_LX9_RevB1
- XILNX SPARTAN-6 MICROBOARD FPGA DEMOBOARD FROM AVNET SCHEMATIC
MPEG2_Verilog
- MPEG2视频压缩编码(Verilog实现 Modelsim仿真通过-MPEG2 video coding (Verilog Modelsim simulation to achieve through
quartus_IPcore
- 这15个Quartus的ip核里面有AVR，I2C，sdram，arm，usb，PCI等ipcoure，相信用过ipcore的人都知道这个的重要性，尤其是在NIOS嵌入硬件以提高速度的时候，这些事非常有用的。毕竟这些事人家封装起来的，肯定比自己去编好吧，献给用Quartus的好盆友，希望对你们有用。-free ipcoure
mac
- verilog 实现乘累加器 源代码 以及测试代码 mac.v mac_tb.v-verilog Achieved by the source code and test code accumulator mac.v mac_tb.v
stepmoto_pwm_test
- 笙泉单机2路PWM控制步进电机，步进电机细分-Megawin single 2 way PWM control of stepper motor, stepper motor subdivision
systolic
- 实现QR_RLS算法,基于fpga 的非线性功放的dpd实现-realize QR_RLS
single_cycle_cpu
- 单周期CPU，single_cycle_cpu,南京大学计算机系计算机组成原理实验-Single-cycle CPU, single_cycle_cpu, Nanjing University Computer Science Department of Computer Composition Principle Experiment
hanshack
- 用verilog编写的握手通信机制（req和ack），方便大家了解整个流程。-Use the verilog language to write the handshack commulation ways(req and ack)
vertosysc
- verilog转换为systemc代码,用于RTL到系统建模-verilog to systemc
PCIeDDR2add
- PCIE-DDR2-双通道ADDA板主要用于AD数据的记录与回放。该板主要使用Xilinx公司的Virtex5 FPGA，通过PCIE IP核与主机通讯，存储系统包括DDR2 SDRAM和FLASH，为各种软件无线电技术的应用提供了一个非常强大的单插槽收发器解决方案。-PCIE-DDR2 dual-channel ADDA board is mainly used for the AD data recording and playback. The board Virtex5 the FPGA