CDN加速镜像 | 设为首页 | 加入收藏夹
当前位置: 首页 源码下载 嵌入式/单片机编程

资源列表

« 1 2 ... .54 .55 .56 .57 .58 32759.60 .61 .62 .63 .64 ... 33646 »
  1. SDivider16bit_V120

    1下载:
  2. 循环型除法器Verilog代码,带有8位小数,可使除法器固定长度,缩减时钟开销-Streamlined divider Verilog code, with eight decimal places, make fixed-length divider, reducing the overhead clock
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-06
    • 文件大小:18992
    • 提供者:Tokeyman
  1. s_to_p_fpga

    1下载:
  2. 采用Verilog编写的串并转换模块,可以用在MPSK调制和OFDM调制系统中。-Use Verilog write string and conversion module, which can be used in MPSK modulation and OFDM modulation system.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2015-01-16
    • 文件大小:279552
    • 提供者:qiaofeng
  1. cdma

    1下载:
  2. codes for fpga implementation of cdma system using verilog hdl.
  3. 所属分类:VHDL编程

    • 发布日期:2017-02-20
    • 文件大小:3944523
    • 提供者:VELAVAN.P
  1. yi

    1下载:
  2. a)以约 100KSPS 的采样率,连续对直流电压进行 AD 转换,将串行结果转换成并行, 显示在数码管上,测量三个以上电压点,分析 ADC 精度。 b)输入信号为 100Hz、幅度约 4.5V 的正极性正弦信号,用 SignalTap II 逻辑分析 仪分析转换结果。 c)实现单次 AD 转换:每按一次键,自动产生CS和一组时钟完成一次转换,将转换结 果显示在数码管上。 -a) sampling rate of about 100KSPS continuous DC
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-16
    • 文件大小:335423
    • 提供者:项馨仪
  1. syn

    1下载:
  2. 载波同步的verilog代码,是新手学习同步的最佳选择,值得推荐。-Verilog code carrier synchronization, synchronization is the best choice for novices to learn, it is worth recommending.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2014-05-08
    • 文件大小:158720
    • 提供者:晨雾
  1. jtag_master.tar

    1下载:
  2. JTAG模块的VHDL代码,用于了解JTAG内部结构原理,可集成嵌入IC,为IC提供JTAG功能。十分强大的代码,方便可靠。-VHDL code JTAG module is used to understand the internal structure principle JTAG can be integrated embedded IC, the IC provides JTAG functionality. The code is very powerful, convenient
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-13
    • 文件大小:3446
    • 提供者:倪潇飞
  1. VGA

    1下载:
  2. 基于FPGA的VGA彩条及图像显示 含有mif文件-VGA color bar and image display based on FPGA
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2015-12-08
    • 文件大小:26731520
    • 提供者:王一
  1. CSOMP

    1下载:
  2. 压缩感知稀疏信号的重构代码,用到OMP算法实现过程-Compressed sensing reconstruction of sparse signal code, used in the process of OMP algorithm
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-16
    • 文件大小:4217080
    • 提供者:陈亭玉
  1. DC_Motor_Main

    1下载:
  2. 基于FPGA的verilog语言,实现对直流电机的PWM控制,包括电路图、主程序、控制模块、测速模块等-Based on FPGAVeriloglanguage, realization of PWM control of DC motors, including circuit diagrams, master, control module, the speed module
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2015-07-15
    • 文件大小:499712
    • 提供者:陆晓东
  1. DIGITLOCK

    1下载:
  2. 该程序使用VHDL在BASYS2板上实现了数字密码锁的设计,平台为Xilinx12-The program uses VHDL realization of the digital board in BASYS2 lock design platform for Xilinx12
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-23
    • 文件大小:450782
    • 提供者:盛斌
  1. FPGADE270CACULATOR

    1下载:
  2. 本文介绍了一个简单的计算器的设计,该设计采用了现场可编程逻辑器件FPGA设计,并基于VHDL语言实现加减乘除功能,并用十进制显示在LCD1602上。-This article describes a simple calculator design that uses a field programmable logic device FPGA design and VHDL language based on arithmetic functions, and decimal display
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2015-04-01
    • 文件大小:3398656
    • 提供者:南宫崔浩
  1. DSB

    1下载:
  2. FPGA中实现的DSB的AM调制,带Modelsim仿真,实际测试通过:载波频率,信号频率以及调制度可调。-The FPGA implemented in the DSB AM modulation with Modelsim simulation, the actual test: the carrier frequency, and modulation signal frequency is adjustable.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2016-10-02
    • 文件大小:1337344
    • 提供者:王佳兴
« 1 2 ... .54 .55 .56 .57 .58 32759.60 .61 .62 .63 .64 ... 33646 »
搜珍网 www.dssz.com